Меню
Главная
Авторизация/Регистрация
 
Главная arrow Техника arrow Spice-модель компонентов

Определение spice-модели цифровых компонентов

Модель цифрового компонента состоит из двух частей: интерфейсной модели (I/O model) и временной модели (timing model). Временная модель определяет задержки распространения цифровых состояний и ограничения снизу на длительности действия цифровых сигналов. Интерфейсная модель определяет сопротивления, эквивалентные схемы и времена переключения аналого-цифрового интерфейса. На рисунке представлена структура компонента 7410 (3ИНЕ)

Структура компонента 7410

Рис. 7. Структура компонента 7410

Для моделирования схемы необходимо создать модель на цифровой компонент, который содержит шесть триггеров Шмитта-инверторов. Для этого примера существуют стандартные временная и интерфейсная модели. Для создания подсхемы необходимо добавить шесть триггеров, задать землю и питание компонента, правильно указать все выводы микросхемы. Текст подсхемы в формате Spice приведён ниже.

Микросхема 1594тл2т

Рис 8. Микросхема 1594тл2т

.SUBCKT SCHMITT A1 Y1 A2 Y2 A3 Y3 DGND Y4 A4 Y5 A5 Y6 A6 DPWR

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

*

U1 inv DPWR DGND

+ A1 Y1

+ DLY_14 IO_STD_ST MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

U2 inv DPWR DGND

+ A2 Y2

+ DLY_14 IO_STD_ST MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

U3 inv DPWR DGND

+ A3 Y3

+ DLY_14 IO_STD_ST MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

U4 inv DPWR DGND

+ A4 Y4

+ DLY_14 IO_STD_ST MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

U5 inv DPWR DGND

+ A5 Y5

+ DLY_14 IO_STD_ST MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

U6 inv DPWR DGND

+ A6 Y6

*

+ DLY_14 IO_STD_ST MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.model DLY_14 ugate (tplhTY=15ns tplhMX=22ns tphlTY=15ns tphlMX=22ns)

.model IO_STD_ST uio (

+ DRVH=130 DRVL=130

+ ATOD1="ATOD_STD_ST" ATOD2="ATOD_STD_ST"

+ ATOD3="ATOD_STD_ST" ATOD4="ATOD_STD_ST"

+ DTOA1="DTOA_STD" DTOA2="DTOA_STD"

+ DTOA3="DTOA_STD" DTOA4="DTOA_STD"

+ TSWHL1=3.310ns TSWHL2=3.310ns

+ TSWHL3=3.310ns TSWHL4=3.310ns

+ TSWLH1=2.115ns TSWLH2=2.115ns

+ TSWLH3=2.115ns TSWLH4=2.115ns

+ DIGPOWER="DIGIFPWR")

.ENDS SCHMITT

Заключение

В результате работы были созданы библиотеки компонентов в САПР Altium Designer для моделирования схемы усилителя. Компоненты схемы описываются с помощью моделей, составленных на языке Spice. Сложность моделирования заключается в том, что при создании моделей необходимо учитывать большое количество параметров, которые известны только изготовителю компонента. Поэтому при создании требуется подробная документация на элемент. Также результат моделирования зависит от выбора метода расчета. В результате работы параметры моделей были определены через дополнительные программные пакеты. Результат работы будет известен после процесса моделирования.

 
Если Вы заметили ошибку в тексте выделите слово и нажмите Shift + Enter
< Предыдущая   СОДЕРЖАНИЕ   Следующая >
 

Предметы
Агропромышленность
Банковское дело
БЖД
Бухучет и аудит
География
Документоведение
Естествознание
Журналистика
Информатика
История
Культурология
Литература
Логика
Логистика
Маркетинг
Математика, химия, физика
Медицина
Менеджмент
Недвижимость
Педагогика
Политология
Право
Психология
Религиоведение
Социология
Статистика
Страховое дело
Техника
Товароведение
Туризм
Философия
Финансы
Экология
Экономика
Этика и эстетика
Прочее